我們都是在振蕩器的術(shù)語中不太明白其中的含義,術(shù)語就是行業(yè)的基本用語專業(yè)術(shù)語,現(xiàn)在下面看到的是比較詳細的解讀和介紹,讓我們了解到振蕩器的基本參數(shù)的描述,不知道看起來會不會容易理解些,有圖片加以展示會更加的清楚些.
應(yīng)用說明了規(guī)范的振蕩器術(shù)語
標稱頻率：晶體振蕩器的中心或標稱輸出頻率.
封裝：石英晶體振蕩器采用各種類型的封裝,從引腳孔到表面貼裝類型.各種尺寸和功能適用于不同的應(yīng)用.
頻率容差：在室溫下以百萬分率（ppm）表示的與標稱頻率的偏差.（25°±5°C）
頻率范圍：可提供振蕩器類型或型號的頻段.
頻率穩(wěn)定性：與溫度窗口25°C時的測量頻率相比,即0°C至+ 70°C時的最大允許頻率偏差.典型穩(wěn)定性為±0.01％（±100 ppm）.
工作溫度：輸出頻率和其他電氣,環(huán)境特性符合規(guī)范的溫度范圍.
老化：一段時間內(nèi)的相對頻率變化.這種頻率變化率通常是指數(shù)性的.通常,老化在1年內(nèi)最大為±5 ppm.
存儲溫度：安裝設(shè)備的溫度范圍（未施加電源電壓）,不會損壞或改變設(shè)備的性能.
頻率與電源的變化：當(dāng)電源電壓在規(guī)定范圍內(nèi)變化時允許的最大頻率變化（Vcc典型值±10％或±5％變化）.
電源電壓（Vdd max）：可以安全施加到Vcc端子的最大電壓.TTL的最大電源電壓為5.5V,HCMOS的最大電源電壓為6V.
輸入電壓（VIN）：可安全施加到振蕩器輸入端的最大電壓.
輸出高電壓（VOH）：在適當(dāng)負載下振蕩器輸出端的最小電壓.
輸出低電壓（VOL）：正確加載時振蕩器輸出的最大電壓.
電源電流（Icc）：流入Vcc端子的電流相對于地.無負載測量典型電源電流.
對稱性或占空比：輸出波形的對稱性形成于指定的水平（TTL為1.4V,HCMOS為1 / 2Vcc,ECL為1/2波形峰值水平）.
SYM = TH / T×100（％）; 見圖1.
上升時間（Tr）：從低電平到高電平轉(zhuǎn)換的波形上升時間,在指定電平下測量（HCMOS,ECL為20％至80％,TTL為0.4V至2.4V）.
下降時間（Tf）：在指定級別測量的波形下降時間從高轉(zhuǎn)變?yōu)榈娃D(zhuǎn)換（HCMOS,ECL為80％至20％,TTL為2.4V至0.4V）.

扇出：壓控溫補振蕩器驅(qū)動能力的度量,表示為可由單個輸出驅(qū)動的輸入數(shù)量.它可以用等效負載電容（CL）或由二極管,負載電阻和電容組成的TTL負載電路來表示.
抖動：振蕩器輸出的相位或頻率調(diào)制.
HCMOS / TTL兼容：振蕩器采用ACMOS邏輯設(shè)計,具有TTL和HCMOS負載的驅(qū)動能力,同時保持HCMOS的最小邏輯高電平.
三態(tài)使能：當(dāng)輸入保持OPEN或連接到邏輯“l”時,發(fā)生正常振蕩.當(dāng)輸入接地（連接到邏輯“0”）時,輸出處于HIGH IMPEDANCE狀態(tài).輸入端有一個內(nèi)部上拉電阻,允許輸入保持開路.
輸出邏輯：振蕩器的輸出設(shè)計用于滿足各種指定邏輯,例如TTL,HCMOS,ECL,正弦波,限幅正弦波（DC截止）.
諧波失真：由與目標信號頻率相關(guān)的不需要的諧波頻譜分量引起的非線性失真.每個諧波分量是電功率與期望信號輸出電功率之比,并且以dBc表示,即-20dBc.當(dāng)需要干凈且失真較小的信號時,諧波失真規(guī)范在正弦輸出中尤為重要.
相位噪聲：衡量振蕩器的短期頻率波動.它通常被指定為在距離載波的指定偏移頻率處的1Hz帶寬中的單邊帶（SSB）功率密度.它以dBc / Hz為單位.
待機：暫時關(guān)閉振蕩器和其他分頻器以節(jié)省功率的功能.邏輯“0”將啟用待機模式.待機模式下的禁用電流從幾微安到幾十微安不等（典型值為5pA）.由于振蕩停止,在輸出穩(wěn)定之前最多有10 ms（相同的啟動時間）.
VCXO技術(shù)術(shù)語
控制電壓（Vc）：施加到VCXO輸入的外部電壓.通過改變電壓,頻率相應(yīng)地變化.
典型的Vc為0 VDC至5 VDC,0.5 VDC至4.5 VDC,以及0.15 VDC至3.15 VDC.
偏差或頻率可牽引性：輸出頻率相對于控制電壓變化的最小變化.單位以ppm為單位.標準可牽引力最小為±50 ppm或最小為±100 ppm.
最大可牽引性：最大控制電壓允許的最大頻率變化（正向傳遞函數(shù)）.以ppm為單位測量.
傳遞函數(shù)：頻率變化方向與控制電壓變化的關(guān)系.如果在增加控制電壓時頻率上升,則稱轉(zhuǎn)移是正的.如果頻率在增加Vc時下降,則傳遞函數(shù)為負.
輸入阻抗： VCXO網(wǎng)絡(luò)輸入端口與電壓控制源之間的隔離度量.典型輸入阻抗> 10KHz時> 50kohms.
線性度：與頻率與控制電壓曲線的最佳直線斜率的偏差.典型線性度為±20％或±10％.
調(diào)制帶寬：相對于1KHz輸入調(diào)制頻率的最小±3dB帶寬頻率.
中心頻率或標稱頻率：用戶指定的中心控制電壓頻率.中心頻率的標準控制電壓為VVD = 5 VDC時為2.5 VDC,Vcc = 3.3 VDC時為1.65 VDC.
振蕩器應(yīng)用說明
振蕩器是產(chǎn)生連續(xù)輸出信號的電路; 因此它被稱為信號發(fā)生器.當(dāng)產(chǎn)生的信號是恒定幅度和頻率的正弦波時,振蕩器電路稱為正弦波發(fā)生器.振蕩器可以在數(shù)字邏輯系列中產(chǎn)生方波信號,例如TTL,CMOS或ECL / PECL.
振蕩器可以分為三個明確的部分：
（1）放大器
（2）反饋連接
（3）頻率確定部件.
普通有源晶振的要求
如果電路由兩個最低要求組成,則電路將振蕩：
（1）正反饋
（2）環(huán)路增益大于1
當(dāng)我們將放大器的輸出連接到其輸入時,提供反饋.如果反饋的輸出與輸入“異相”,則電路具有負反饋（NFB）.如果輸出的反饋與輸入同相,則電路具有正反饋（PFB）.
PIERCE振蕩器電路
優(yōu)點：
（1）在串聯(lián)諧振處或附近運行（距離Fs約5ppm至200ppm）.（2）短期穩(wěn)定性非常好.
（3）在1 kHz至200 MHz的任何頻率下工作.
（4）電路提供大輸出信號.
（5）以低功率驅(qū)動晶體.
（6）振蕩頻率對串聯(lián)
電阻或并聯(lián)電容的微小變化幾乎不敏感.

電路配置：
•在大多數(shù)皮爾斯電路中,放大器僅由一個晶體管組成.輸出可以緩沖以提供數(shù)字邏輯兼容輸出（TTL或HC-CMOS
•Pierce放大器可以設(shè)計為CMOS,TTL和ECL中的數(shù)字邏輯元件;低頻CMOS,中頻TTL和ECL對于高頻率.

晶體振蕩器中的三態(tài)控制
大多數(shù)數(shù)字系統(tǒng)使用由兩個狀態(tài)級別0和1表示的二進制數(shù)系統(tǒng).在某些特殊應(yīng)用中,需要第三狀態(tài)（Hi阻抗輸出）.TTL,HCMOS或HCMOS壓控溫補振蕩器提供三態(tài)輸出或三態(tài)啟用/禁用功能.其常見應(yīng)用包括自動測試,總線布線數(shù)據(jù)傳輸.
這三種狀態(tài)是低,高和高阻抗（Hi Z或浮動）.高阻抗狀態(tài)的輸出表現(xiàn)得好像它與電路斷開,除了可能有小的漏電流.三態(tài)器件具有使能/禁止輸入,通常在幾乎任何封裝的引腳1上.當(dāng)使能為高電平或懸空時,器件振蕩（輸出高電平和低電平）,當(dāng)引腳1接地（邏輯“0”）時,器件進入高阻態(tài).
總線是一組通用的線路,通常用于數(shù)據(jù)傳輸.三態(tài)總線有幾個三態(tài)輸出連接在一起.通過控制電路,總線上的所有設(shè)備（除了一個）都具有高阻抗狀態(tài)的輸出.其余器件使能,驅(qū)動高低輸出總線.
三態(tài)功能的其他應(yīng)用是用于自動測試設(shè)備（ATE）.幾個振蕩器的輸出連接在一起.對于控制電路,所有振蕩器都有一個處于高阻態(tài)的輸出.選擇的唯一振蕩器將從計數(shù)器讀出其頻率.（圖5）

在三態(tài)函數(shù)生效之前總會有一些延遲.在兩個轉(zhuǎn)換（禁用和啟用時）都會發(fā)生此效果.從低電平開始的三態(tài)輸出禁止時間是tPLZ,三態(tài)到低電平的輸出使能時間是tPZL.（圖6）

CMOS
上升和下降時間CMOS技術(shù)的上升和下降時間取決于其速度（CMOS,HCMOS,ACMOS,BICMOS）,電源電壓,負載電容和負載配置.CMOS 40000系列的典型上升和下降時間為30ns,HCMOS為6ns,而ACMOS（HCMOS,TTL兼容）的最大上升和下降時間為3 ns.典型的上升和下降時間在其波形水平的10％至90％之間測量.（見圖7）

ACMOS輸出終止技術(shù)
由于ACMOS（HCMOS / TTL兼容）器件的快速轉(zhuǎn)換時間,在測試或測量電氣性能特性時必須使用正確的端接技術(shù).端接通常用于解決電壓反射問題,這實質(zhì)上導(dǎo)致時鐘波形中的步驟以及過沖和下沖.這可能導(dǎo)致錯誤的數(shù)據(jù)時鐘,以及更高的EMI和系統(tǒng)噪聲.

由于PC板上的跡線長度及其負載配置,還需要端接.有三種終止時鐘軌跡的通用方法,有源晶振即將器件的輸出阻抗與線路阻抗相匹配的過程：
方法1：串聯(lián)終端（圖9）在串聯(lián)終端中,阻尼電阻靠近時鐘信號源放置.Rs的值必須滿足以下要求：Rs≥ZT - Ro
方法2：上拉/下拉電阻（圖10）在上拉/下拉終端中,組合的戴維寧等效于跡線的特征阻抗.這可能是最干凈的,并且不會產(chǎn)生反射,也會降低EMI.RT~ZT
看完了這篇內(nèi)容我們也多多少少會對振蕩器了解些,也可以對術(shù)語的認識后加以應(yīng)用達到最佳的效果,里面有重點針對了描述了振蕩器的各鐘參數(shù)的介紹和應(yīng)用起到的作用,我們也是邊看邊學(xué)習(xí)振蕩器各種參數(shù)的術(shù)語,對振蕩的應(yīng)用說明振蕩的要求電路配置 CMOS ACMOS 輸出終止技術(shù)等詳細的解讀.

正在載入評論數(shù)據(jù)...

此文關(guān)鍵字：晶振振蕩器術(shù)語壓控有源晶振VCXO技術(shù)術(shù)語有源振蕩器的應(yīng)用

国产伦精品一区二区三区照片_国产精品自拍偷拍_国产成人精品日本亚洲专区61_久久综合一区

資訊中心

帝國博客

應(yīng)用說明了規(guī)范的振蕩器術(shù)語

相關(guān)資訊

帝國科技

服務(wù)熱線

姓名：
郵箱：
正文：